


Дисциплина:  
**Электроника и схемотехника**

Лектор: **Елизаров Игорь  
Александрович**  
кандидат технических наук, доцент

# Цифровые интегральные микросхемы

---

- Цифровые интегральные микросхемы предназначены для обработки и хранения информации, представленной в виде двоичных чисел.




# Виды сигналов

---

**Аналоговый сигнал** - это сигнал, который может принимать любые значения в определенных пределах (например, напряжение может плавно изменяться в пределах от нуля до десяти вольт). Устройства, работающие только с аналоговыми сигналами, называются аналоговыми устройствами. Название "аналоговый" подразумевает, что сигнал изменяется аналогично физической величине, то есть непрерывно.

**Цифровой сигнал** - это сигнал, который может принимать только два (иногда - три) значения, причем разрешены некоторые отклонения от этих значений (рис. 1.1). Например, напряжение может принимать два значения: от 0 до 0,5 В (уровень нуля) или от 2,5 до 5 В (уровень единицы). Устройства, работающие исключительно с цифровыми сигналами, называются цифровыми устройствами.




**Рис. 1.1.** Электрические сигналы: аналоговый (слева) и цифровой (справа)

# Виды сигналов

Все операции, производимые электронными устройствами над сигналами, можно условно разделить на три большие группы:

- обработка (или преобразование);
- передача;
- хранение.

Во всех этих трех случаях полезные сигналы искажаются паразитными - шумами, помехами, наводками. Кроме того, при *обработке сигналов* (например, при усилении, фильтрации) еще и искажается их форма - из-за несовершенства, неидеальности электронных устройств. А при передаче на большие расстояния и при хранении сигналы к тому же ослабляются.




В отличие от аналоговых, цифровые сигналы, имеющие всего два разрешенных значения, защищены от действия шумов, наводок и помех гораздо лучше. Небольшие отклонения от разрешенных значений никак не искажают *цифровой сигнал*, так как всегда существуют зоны допустимых отклонений

# Основные обозначения на схемах

Все цифровые устройства строятся из логических микросхем, каждая из которых обязательно имеет следующие выводы (или, как их еще называют в просторечии, "ножки"):


- ✓ выводы питания: общий (или "земля") и напряжения питания (в большинстве случаев — +5 В или +3,3 В);
- ✓ выводы для входных сигналов (или "входы"), на которые поступают внешние цифровые сигналы;
- ✓ выводы для выходных сигналов (или "выходы"), на которые выдаются цифровые сигналы из самой микросхемы.

Каждая микросхема преобразует тем или иным способом последовательность входных сигналов в последовательность выходных сигналов. Способ преобразования чаще всего описывается или в виде таблицы (так называемой *таблицы истинности*), или в виде временных диаграмм, то есть графиков зависимости от времени всех сигналов.



Выводы питания на схемах обычно не показываются;

# Основные обозначения на схемах



Обозначение неинформационных выводов


## Обозначения отечественных микросхем



# Цифровые интегральные микросхемы

---



- Основой элементов микросхем служит – р-п переход, который можно формировать различными методами нанотехнологий в микрообластях кристалла.



# Цифровые интегральные микросхемы

---

*Цифровая интегральная микросхема представляет собой миниатюрный электронный блок, в корпусе которого содержатся соединенные по определенной схеме активные и пассивные элементы. Это транзисторы, диоды, резисторы и конденсаторы.*





# Цифровые интегральные микросхемы

---



- Выпускаются ИМС сериями. Основой каждой серии цифровых микросхем является базовый логический элемент, на котором могут быть собраны устройства, выполняющие любые логические операции.
- Обычно в качестве базовых берут элементы, выполняющие операции И–НЕ или ИЛИ–НЕ.

# Цифровые интегральные микросхемы

## Корпус микросхемы



## DIP (Dual Inline Package)






*Ножек в корпусе может быть 8, 14, 16, 20, 24, 28, 32, 40, 48 или 56.  
Расстояние между выводами (шаг) – 2,5 мм (отечественный стандарт) или 2,54 мм.*

# Цифровые интегральные микросхемы

---

## Корпус микросхемы




## SOIC (Small Outline Integral Circuit)

*Планарная микросхема – то есть ножки припаиваются с той же стороны платы, где находится корпус. При этом, микросхема лежит брюхом на плате. Ножки отсчитываются, как у DIP-микросхемы. Количество ножек и их нумерация – такие же как у DIP. Шаг выводов – 1,25 мм (отечественный) или 1,27 мм (зарубежный).*

# Цифровые интегральные микросхемы

## Корпус микросхемы




## PLCC (Plastic J-leaded Chip Carrier)

*Квадратный (реже - прямоугольный) корпус. Ножки расположены по всем четырем сторонам, и имеют J-образную форму (концы ножек загнуты под брюшко). Количество ножек – 20, 28, 32, 44, 52, 68, 84. Шаг ножек – 1,27 мм. Нумерация выводов – первая ножка возле ключа, увеличение номера против часовой стрелки.*

# Цифровые интегральные микросхемы

---

## Корпус микросхемы



## **TQFP (Thin Quad Flat Package)**

*Квадратный корпус толщиной около 1мм, выводы расположены по всем сторонам.*

*Количество ножек – от 32 до 144.*

*Нумерация – от скошенного угла (верхний левый) против часовой стрелки.*

# Базовые логические элементы

Логический элемент «И» - конъюнкция, логическое умножение, AND







Таблица истинности  
2И

Вход X1	Вход X2	Выход Y
0	0	0
1	0	0
0	1	0
1	1	1

$X1 * X2$   
 $X1 \wedge X2$

# Базовые логические элементы

Логический элемент «ИЛИ» - дизъюнкция, логическое сложение, OR







Таблица истинности  
2ИЛИ

Вход X1	Вход X2	Выход Y
0	0	0
1	0	1
0	1	1
1	1	1

$X1+X2$

$X1\vee X2$

# Базовые логические элементы

Логический элемент «НЕ» - отрицание, инвертор, NOT





Таблица истинности  
НЕ

Вход X	Выход Y
0	1
1	0

$\bar{X}$

# Базовые логические элементы

Логический элемент «И-НЕ» - конъюнкция (логическое умножение) с отрицанием, NAND





Таблица истинности **2И-НЕ**

Вход X1	Вход X2	Выход Y
0	0	1
1	0	1
0	1	1
1	1	0

# Базовые логические элементы

Логический элемент «ИЛИ-НЕ» - дизъюнкция (логическое сложение) с отрицанием, NOR





Таблица истинности **2ИЛИ-НЕ**

Вход X1	Вход X2	Выход Y
0	0	1
1	0	0
0	1	0
1	1	0

# Базовые логические элементы

Логический элемент «исключающее ИЛИ» - сложение по модулю 2, XOR









Таблица истинности «исключающее ИЛИ»

Вход X1	Вход X2	Выход Y
0	0	0
1	0	1
0	1	1
1	1	0

$$X1 \oplus X2$$


# Цифровые интегральные микросхемы

## К155ЛА3



Один корпус интегральной микросхемы содержит четыре логических элемента И-НЕ

# Цифровые интегральные микросхемы



# Шифраторы, дешифраторы

---

## Шифраторы

**Шифратор** — это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду.

Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

# Шифраторы, дешифраторы

---

## Шифраторы

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным

# Шифраторы, дешифраторы

---

## Шифраторы

**Число входов и выходов в полном шифраторе связано соотношением  $n = 2^m$ , где  $n$  — число входов,  $m$  — число выходов.**


**Так, для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно**

$$**16 ( $n = 2^4 = 16$ ),**$$

**поэтому шифратор 10x4 (из 10 в 4) будет неполным.**


# Шифраторы, дешифраторы

## Шифраторы



# Шифраторы, дешифраторы

## Шифраторы



# Шифраторы, дешифраторы

---

## Дешифраторы

*Дешифратором* называется комбинационное устройство, преобразующее  $n$ -разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду.

# Шифраторы, дешифраторы

---

## Дешифраторы

Число входов и выходов в так называемом полном дешифраторе связано соотношением

$$m = 2^n,$$

где  $n$  — число входов,  
а  $m$  — число выходов.

Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным.


Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а если бы выходов было только 10, то он являлся бы неполным.

# Шифраторы, дешифраторы

## Дешифраторы

Дешифратор имеет 4 прямых входа, обозначенных через  $A1, \dots, A8$ . Аббревиатура  $A$  обозначает «адрес» (от англ. *address*). Указанные входы называют адресными. Цифры определяют значения активного уровня (единицы) в соответствующем разряде двоичного числа.

дешифратор  
К555ИД6



# Шифраторы, дешифраторы

---

## Дешифраторы

**Дешифратор К555ИД6 имеет 10 инверсных выходов  $У_0, \dots, У_9$ .**

**Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах.**

**Очевидно, что этот дешифратор неполный.**

**Значение активного уровня (нуля) имеет тот выход, номер которого равен десятичному числу, определяемому двоичным числом на входе.**

# Сумматоры и полусумматоры

---

## Двоичный сумматор

- **Двоичный сумматор** (SM) служит для формирования арифметической суммы  $n$ -разрядных двоичных чисел  $A$  и  $B$ . Результатом сложения (при  $n = 4$ ) является четырехразрядная сумма  $S$  и выход переноса  $P$ , который можно рассматривать как пятый разряд суммы.

# Сумматоры и полусумматоры

---



## Полусумматор

- **Полусумматор** (HS - HalfSum - полусумма), - это устройство, производящее сложение двух одноразрядных двоичных чисел без учета переноса предыдущего разряда.

Входы		Выходы	
$A_i$	$B_i$	$S_i$	$P_i$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

# Сумматоры и полусумматоры

## Полусумматор



# Сумматоры и полусумматоры

## Полный одноразрядный сумматор


- **Полный одноразрядный сумматор** суммирует биты соответствующих разрядов двух двоичных чисел с учетом переноса и вырабатывает перенос в следующий разряд.

Входы			Выходы	
$A_i$	$B_i$	$P_{i-1}$	$S_i$	$P_i$
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

# Сумматоры и полусумматоры

## Полный одноразрядный сумматор


- **Полный одноразрядный сумматор** можно построить из двух полусумматоров *HS* и логического элемента ИЛИ. Один полусумматор используется для сложения *i*-го разряда двоичных чисел, а второй полусумматор складывает результат первого полусумматора с переносом из (*i*-1) разряда.



# Сумматоры и полусумматоры

## Многоразрядный сумматор

- Для сложения двух многоразрядных двоичных чисел используют многоразрядные сумматоры, представляющие собой в простейшем виде последовательное соединение одnorазрядных сумматоров.




# Сумматоры и полусумматоры

---

## Многоразрядный сумматор

- В корпусе микросхемы К155ИМ3 четыре полных одноразрядных сумматора объединены в схему четырехразрядного сумматора.



# Триггеры

---

*Триггеры* (toggle - переключатель) - цифровые устройства, предназначенные для записи и хранения одного разряда двоичного числа и представляют собой логическую схему с двумя устойчивыми состояниями.

Триггеры - элементарные устройства памяти, обладающие двумя устойчивыми состояниями: единичным и нулевым, реализуется в виде ИМС и используется для построения других устройств - регистров, счетчиков, полупроводниковых запоминающих устройств.

# Триггеры

---

## Классификация триггеров

1. По логическому функционированию:  
RS, D, T, JK (основные типы).
2. По способу записи информации:
  - асинхронные;
  - синхронные:
    - со статическим управлением (стробируемые);
    - с динамическим управлением (тактируемые).
3. По количеству ступеней:
  - одноступенчатые;
  - двухступенчатые.

# Триггеры

---

В **асинхронных** триггерах запись информации (переключение состояния) осуществляется в момент подачи сигнала на информационные входы.


В **синхронных** триггерах запись возможна только в присутствии разрешающего сигнала  $C$  (Clock), т.е. сигнала синхронизации.

Для цифровых автоматов синхронизация **очень важна**, поскольку позволяет согласовывать во времени процессы чтения и записи, происходящие в разных частях схемы, реализуя, таким образом, алгоритм работы устройства.

# Триггеры

---

**Сигнал синхронизации** — последовательность дискретных импульсов стабильной частоты.



# Триггеры

---

**Синхронный триггер со статическим управлением** воспринимает информационные сигналы во время действия активного уровня на входе  $C$ , т.е. пока  $C=1$ , происходит постоянная перезапись информации, а когда  $C=0$ , происходит фиксация состояния триггера.

**Синхронный триггер с динамическим управлением** (иначе говоря, фронтной триггер) воспринимает информационные сигналы в моменты переключений синхроимпульса ( $0 \rightarrow 1$  и  $1 \rightarrow 0$ ), т.е. в моменты прихода переднего или заднего фронта сигнала.

Вход  $C$  называется **прямым динамическим**, если переключение триггера происходит в момент прихода переднего фронта, **инверсным динамическим** – если переключение происходит в момент прихода заднего фронта.

# Триггеры

---

**В одноступенчатых триггерах** для запоминания информации используется только одна ступень.

Возникают проблемы при записи и считывании информации в пределах одного такта.


Что считано? Старая информация или новая?

**Двухступенчатые триггеры** состоят из двух одноступенчатых, работающих в противофазе. Работают в 2 раза медленнее, но решают проблему одноступенчатых триггеров: когда вторая ступень еще хранит старую информацию, первая уже может принимать новую.

# Триггеры

## Асинхронный RS-триггер на элементах ИЛИ-НЕ

S	R	$Q_i$	$\overline{Q}_i$
0	0	$Q_{i-1}$	$\overline{Q}_{i-1}$
0	1	0	1
1	0	1	0
1	1	*	*



\* – неопределенное состояние.

R – Reset (сброс).


S – Set (установка).

Это простейший триггер, служащий основой для построения более сложных триггеров.

# Триггеры

## Асинхронный RS-триггер на элементах И-НЕ

S	R	$Q_i$	$\bar{Q}_i$
1	1	$Q_{i-1}$	$\bar{Q}_{i-1}$
1	0	0	1
0	1	1	0
0	0	*	*



\* – неопределенное состояние.

R – Reset (сброс).

S – Set (установка).

Это простейший триггер, служащий основой для построения более сложных триггеров.

# Триггеры

## Синхронный RS-триггер со статическим управлением

C	S	R	$Q_i$	$\overline{Q_i}$
0	X	X	$Q_{i-1}$	$\overline{Q_{i-1}}$
1	0	0	$Q_{i-1}$	$\overline{Q_{i-1}}$
1	0	1	0	1
1	1	0	1	0
1	1	1	*	*

\* – неопределенное состояние.



X – любое значение.

R – Reset (сброс).

S – Set (установка).

# Триггеры

## Синхронный RS-триггер со статическим управлением



# Триггеры

---

## D-триггер


Триггер-задержка – хранит предыдущее состояние до прихода очередного синхроимпульса.

C	D	$Q_i$	$\overline{Q}_i$
0	0	$Q_{i-1}$	$\overline{Q}_{i-1}$
0	1	$Q_{i-1}$	$\overline{Q}_{i-1}$
1	0	0	1
1	1	1	0

Можно построить на RS-триггере, если подавать сигнал D на линию S напрямую, а на R – через инверсию.


# Триггеры

## D-триггер



# Триггеры

## D-триггер



# Триггеры

---

## T-триггер

Триггер-счетчик – с приходом очередного счетного импульса меняет свое состояние на противоположенное.



Таблица истинности для синхронного T-триггера

C	T	$Q_i$	$\overline{Q}_i$
0	0	$Q_{i-1}$	$\overline{Q}_{i-1}$
0	1	$Q_{i-1}$	$\overline{Q}_{i-1}$
1	0	$Q_{i-1}$	$\overline{Q}_{i-1}$
1	1	$\overline{Q}_{i-1}$	$Q_{i-1}$



# Триггеры

## Т-триггер

Синхронный



Асинхронный



# Триггеры

---

## JK-триггер

Универсальный триггер – отличается от RS-триггера тем, что не имеет запрещенных состояний.

J – аналогичен сигналу S (переводит триггер в единицу).

K – аналогичен сигналу R (переводит триггер в ноль).

При J и K одновременно равных единице JK-триггер работает как T-триггер, меняя свое состояние на противоположное.

# Триггеры

## Синхронный двухступенчатый JK-триггер

C	J	K	$\overline{Q}_i$	$Q_i$
1	0	0	$\overline{Q}_{i-1}$	$Q_{i-1}$
1	0	1	0	1
1	1	0	1	0
1	1	1	$Q_{i-1}$	$\overline{Q}_{i-1}$
0	X	X	$\overline{Q}_{i-1}$	$Q_{i-1}$

K – сброс.

J – установка.

# Триггеры

## Синхронный двухступенчатый JK-триггер

